Desenvolveu unidades de hardware que permitan obter procesadores que satisfagan os requirimentos de rendemento e fiabilidade

SANTIAGO DE COMPOSTELA, 8 Abr. (EUROPA PRESS) -

Os servidores de IBM destinados aos sistemas de procesamento de datos do ámbito financeiro poderán levar incorporada no futuro tecnoloxía deseñada na Universidade de Santiago (USC), xa que a empresa e a institución docente colaboran na mellora da fiabilidade e o rendemento dos grandes servidores para aplicacións financeiras e comerciais.

Así, o investigador da USC Álvaro Vázquez Álvarez traballou, en colaboración con enxeñeiros da multinacional informática, no desenvolvemento de novas unidades de hardware especializadas que permitan obter procesadores que satisfagan os requirimentos de rendemento e fiabilidade das aplicacións financeiras e comerciais.

Segundo explicou a USC, a recente aparición de novas tecnoloxías en Internet aplicadas ao comercio e á banca electrónica multiplicou exponencialmente o número de transaccións electrónicas que se realizan no mundo. Neste sentido, as aplicacións actuais demandan unha "cada vez maior capacidade" de procesamento automático de datos.

Os computadores convencionais empregan procesadores numéricos integrados nun chip para realizar rapidamente complexos cálculos matemáticos. Non obstante, estes procesadores, segundo precisou o investigador da USC, "non son adecuados" para realizar os cálculos que requiren as aplicacións financeiras e comerciais, polo que, recalcou Álvaro Vázquez, son necesarios programas e ferramentas de software específicas, aínda que resultan pouco eficientes".

O traballo deste investigador quedou recollido na tese 'High-Perfomance Decimal Floating Point Units', cualificada cun sobresaínte 'cum laude' e dirixida por Elisardo Antelo Suárez del Departamento de Electrónica e Computación. Con soporte económico de IBM, a tese forma parte das liñas de investigación do grupo de Arquitectura de Computadores da institución compostelana.

UNIDADES DE HARDWARE DECIMAIS

O investigador da USC deseñou diferentes unidades hardware decimais de alto rendemento para procesar as operacións aritméticas máis comúns, que inclúen suma/resta, multiplicación e división.

Co obxectivo de obter arquitecturas eficientes, competitivas con outras propostas tanto académica como industriais, investigou o uso de novos algoritmos, codificacións decimais e métodos que permiten un maior grao de paralelismo. Coa aplicación destes conceptos abríronse novas vías que sirvan de guía no deseño dos futuros procesadores comerciais.

A tese centrouse tamén na mellora da calidade, particularmente da fiabilidade das computacións, para o que desenvolveu unha técnica de detección e corrección de erros.