MADRID, 20 Ago. (Portaltic/EP) -
El fabricante de procesadores Intel ha presentado la microarquitectura x86 con la que funcionarán los núcleos de sus próximas CPU Alder Lake para procesadores, con hasta un 40 por ciento más de rendimiento con el mismo consumo de energía.
Así lo ha anunciado la compañía estadounidense este jueves en el marco de Arquitecture Day 2021, que ha descrito estas innovaciones como "los mayores cambios en las arquitecturas de Intel en una generación".
La nueva microarquitectura x86 escalable de Intel, que llegará con su prñoxima familia de productos Alder Lake, se orienta a diferentes funciones, desde aplicaciones de portátiles de bajo consumo hasta microservicios de múltiples núcleos.
En comparación con Skylake, el núcleo de eficiencia de la microarquitectura híbrida de Intel ofrece un 40 por ciento más de rendimiento con la misma energía, o el mismo rendimiento consumiendo menos del 40% de la energía.
En cuanto al rendimiento, cuatro núcleos de eficiencia ofrecen un 80 por ciento más de rendimiento y consumen menos energía que dos núcleos Skylake que ejecutan cuatro hilos, o el mismo rendimiento y consumen un 80 por ciento menos de energía.
Este núcleo x86 es el núcleo de CPU de mayor rendimiento que ha construido Intel, y fue diseñada para aumentar el paralelismo de ejecución, reducir la latencia y aumentar el rendimiento de uso general.
Asimismo, también para ayudar a soportar aplicaciones de grandes datos y código. El núcleo de rendimiento proporciona una mejora en Geomean de alrededor del 19 por ciento en una amplia gama de cargas de trabajo con respecto a la actual arquitectura de Intel Core de 11 generación (núcleo Cypress Cove) a la misma frecuencia.
Dirigido a los procesadores de los centros de datos y al aprendizaje automático, el núcleo de rendimiento proporciona nuevas extensiones matriciales avanzadas (AMX por sus siglas en inglés) de Intel, para realizar operaciones de multiplicación de matrices para obtener un rendimiento de un orden de magnitud: un aumento de casi 8 veces en la aceleración de la inteligencia artificial.
Otra de los novedades anunciadas en el evento de Intel ha sido Thread Director. Se trata de un enfoque para la programación, desarrollado para garantizar que los núcleos de eficiencia y los núcleos de rendimiento trabajen juntos, asignando las cargas de trabajo de forma dinámica e inteligente y optimizando el sistema. La inteligencia está incorporada directamente en el núcleo.
Intel ha proporcionado nuevos detalles sobre Alder Lake, que será la primera arquitectura híbrida de rendimiento de Intel con el nuevo Intel Thread Director. Los productos basados en Alder Lake comenzarán a distribuirse este año.
Entre el resto de novedad anunciadas, Intel ha desvelado Xe HPG, una nueva microarquitectura de gráficos discretos diseñada para escalar a un rendimiento superior para cargas de trabajo de juegos y creación.
La microarquitectura Xe HPG incorpora un nuevo núcleo Xe, un elemento programable y escalable centrado en la computación, y con compatibilidad total con DirectX 12 Ultimate. Los nuevos motores de matriz dentro de los núcleos Xe aceleran las cargas de trabajo de Inteligencia Artificial, como XeSS, una tecnología de escalado que permite obtener más rendimiento y fidelidad en los juegos.
Los procesadores Alchemist basados en Xe HPG (antes con nombre en clave DG2) saldrán al mercado en el primer trimestre de 2022 bajo la nueva marca Intel Arc Brand, anunciada el lunes.
Las soluciones para centros de datos también han recibido anuncios con Sapphire Rapids, que combina los núcleos de rendimiento de Intel con nuevos motores aceleradores. La tecnología usa una arquitectura de SoC modular en mosaico que ofrece escalabilidad mediante el sistema de empaquetado EMIB de Intel y a la arquitectura de malla.
Además, la compañía ha anunciado Xe HPC, Ponte Vecchio, que ha definido como "el SoC más complejo que Intel ha construido nunca", que se está utilizando para desarrollar un dispositivo de cien mil millones de transistores.
Ponte Vecchio ya está proporcionando un rendimiento en FP32 de más de 45 TFLOPS, más de 5 TBps de ancho de banda de la estructura de memoria y más de 2 TBps de ancho de banda de conectividad.
