SANTIAGO DE COMPOSTELA, 8 Abr. (EUROPA PRESS) -

Los servidores de IBM destinados a los sistemas de procesamiento de datos del entorno financiero podrán llevar incorporada en el futuro tecnología diseñada en la Universidade de Santiago (USC), ya que la empresa y la institución docente colaboran en la mejora de la fiabilidad y el rendimiento de los grandes servidores para aplicaciones financieras y comerciales.

Así, el investigador de la USC Álvaro Vázquez Álvarez trabajó, en colaboración con ingenieros de la multinacional informática, en el desarrollo de nuevas unidades de hardware especializadas que permitan obtener procesadores que satisfagan los requerimientos de rendimiento y fiabilidad de las aplicaciones financieras y comerciales.

Según explicó la USC, la reciente aparición de nuevas tecnologías en Internet aplicadas al comercio y a la banca electrónica multiplicó exponencialmente el número de transacciones electrónicas que se realizan en el mundo. En este sentido, las aplicaciones actuales demandan una "cada vez mayor capacidad" de procesamiento automático de datos.

Los computadores convencionales emplean procesadores numéricos integrados en un chip para realizar rápidamente complejos cálculos matemáticos. No obstante, estos procesadores, según precisó el investigador de la USC, "no son adecuados" para realizar los cálculos que requieren las aplicaciones financieras y comerciales, por lo que, recalcó Álvaro Vázquez, son necesarios programas y herramientas de software específicas, "aunque resultan poco eficientes".

El trabajo de este investigador quedó recogido en la tesis 'High-Perfomance Decimal Floating Point Units', calificada con un sobresaliente 'cum laude' y dirigida por Elisardo Antelo Suárez del Departamento de Electrónica y Computación. Con soporte económico de IBM, la tesis forma parte de las líneas de investigación del grupo de Arquitectura de Computadores de la institución compostelana.

UNIDADES DE HARDWARE DECIMALES

El investigador de la USC diseñó diferentes unidades hardware decimales de alto rendimiento para procesar las operaciones aritméticas más comunes, que incluyen suma/resta, multiplicación y división.

Con el objetivo de obtener arquitecturas eficientes, competitivas con otras propuestas tanto académica como industriales, investigó el uso de nuevos algoritmos, codificaciones decimales y métodos que permiten un mayor grado de paralelismo. Con la aplicación de estos conceptos se abrieron nuevas vías que sirvan de guía en el diseño de los futuros procesadores comerciales.

La tesis se centró también en la mejora de la calidad, particularmente de la fiabilidad de las computaciones, para lo que desarrolló una técnica de detección y corrección de errores.